Современные вычислительные задачи в дата-центрах стали чрезвычайно разнообразными, и почти все крупные облачные провайдеры разрабатывают собственные специализированные микросхемы. Чтобы оставаться конкурентоспособной, AMD намерена расширить линейку своих серверных процессоров, ориентируясь на различные типы нагрузок, сообщает Tom's Hardware.
Как следует из заявления генерального директора AMD Лизы Су (Lisa Su) на конференции для аналитиков, посвящённой квартальной отчётности, компания нацелена на выпуск более узкоспециализированных чипов EPYC, в том числе заказных решений для определённых задач, потенциально разных комбинаций ядер/кэша/интерконнекта, а также процессоров, оптимизированных для кластеров инференса, оркестрации, задач ИИ с минимальной задержкой и развёртываний с большим числом ускорителей. Су также дала понять, что эта экспансия простирается дальше Venice, которая включает микроархитектуры Zen 7 и, предположительно, Zen 8.
Источник изображения: AMD
«В настоящее время мы взаимодействуем с заказчиками в вопросах, которые выходят за рамки Venice и того, что мы делаем в этих архитектурах», — заявила Су. Она подчеркнула, что индустрии потребуется широкий спектр процессоров для выполнения разных задач. «Мы сфокусировались не на создании одного единственного типа, а <…> моделей, оптимизированных по пропускной способности, энергопотреблению, стоимости и ИИ-инфраструктуре, как мы это реализовали в семействе Venice», — отметила Су.
В ходе конференции Су сообщила, что AMD больше не воспринимает серверные процессоры как единую однородную категорию. Теперь компания видит рынок разделённым на несколько сегментов, каждый из которых ориентирован на конкретные задачи: вычислительные системы общего назначения, процессоры для ускорителей и чипы, оптимизированные под ИИ-нагрузки. И даже внутри этих категорий AMD планирует внедрять дифференциацию, чтобы точнее удовлетворять индивидуальные запросы клиентов.
Что касается процессоров AMD EPYC шестого поколения, построенных на микроархитектуре Zen 6, компания намерена выпускать чипы под кодовым названием Venice с максимальным числом ядер до 256 для серверов общего назначения, а также модели под названием Verona, предназначенные для инфраструктуры искусственного интеллекта. «Семейство Venice включает разнообразные процессоры, оптимизированные по пропускной способности, энергоэффективности и соотношению производительности к стоимости, в том числе Verona — наш первый процессор EPYC, специально спроектированный для ИИ-инфраструктуры», — заявила Су.
Источник: